2層 BGA パッケージ配線の概略経路自動生成 A Global Routing Method for 2-Layer Ball Grid Array Packages

 へ保ゆき子[†]
 高橋篤司[‡]

 †北九州市立大学 国際環境工学部 情報メディア工学科

 ‡東京工業大学大学院 理工学研究科 集積システム専攻

Yukiko KUBO[†]

Atsushi TAKAHASHI[‡]

†Department of Information and Media Sciences, The University of Kitakyushu ‡Department of Communications and Integrated Systems, Tokyo Institute of Technology

1 はじめに

LSI パッケージ設計における配線は従来主流であった DIP(dual in-line package) $\[\circle P \] QFP(quad flat package) \[\circle P \] \circle P \] \[\circle P \] \c$ 用いる場合はそれほど困難ではなかった、なぜなら、この ような LSI パッケージでは I/O 端子数が少なく I/O 端子 がパッケージ外周に存在するため、導体領域を多く確保 しながら放射状に配線パターンをひくことにより容易に 配線することができたからである.しかし、LSIチップの 大規模化,高集積化に伴いパッケージの I/O 端子数が増 加し、数百ピンを超える LSI パッケージも多く設計され るようになってきている. 従来のように端子が周辺に配 置されるパッケージではパッケージサイズが増加してし まうため、現在ではアレイ状に端子を配置した BGA(ball grid array) タイプの LSI パッケージが多く利用されてい る. BGA におけるパッケージ配線はチップの出力端子と 接続されるボンディングフィンガー(以降,フィンガーと 記述する) とプリント基板の入力端子と接続されるはんだ ボール (以降、ボールと記述する)を接続することにより 実現される.

一方,パッケージ内で配線すべきネット数が増加した ため,従来行っていた放射状の配線アプローチでは対応 できない場合が生じてきた.また1層で全てのネットを 配線すること自体が物理的に不可能となってきた.これ らの問題を回避するためにプリント基板同様パッケージ においても多層配線を行うようになった.しかし,ボー ルやビアなどの障害物が存在するため配線可能領域が狭 いだけでなく,配線幅が広く配線自体も面積を多く取る. また,パッケージ製造時に配線をめっきするために各ネッ トの配線をパッケージ外周に引き伸ばすことが要求され るなど,配線に対し様々な制約が存在する.このため,全 ての要求を満たす配線を生成することは困難であり,人 手では非常に時間がかかる.このような背景から,配線



図 1: BGA パッケージのイメージ図

制約,デザインルールを満たしながら多くのネットを短 期間で配線するパッケージ配線の自動化ツールが必要と されてきている.

パッケージ設計に関して、BGAに対する1層パッケー ジ配線の手法として [1] やそれを改良させた [2] が提案さ れている. これらはいずれもボールにネットを割り当て ながらボールからパッケージ外周に存在するフィンガー への配線経路を自動生成する手法である.また,[3]では PGA(pin grid array), [4] では BGA に対する多層パッ ケージ配線手法が提案されている. これらはまずどのネッ トをどの層に配線するかを決定し、各層でその層に割り 当てられたネットのピン (ボール) とフィンガーを接続す る経路を自動生成する手法である.しかし,いずれの手法 も同じ層に存在するボールとフィンガーを接続しており, フィンガーとボールが異なる層に存在する場合について は言及されていない.フィンガーとボールが異なる層に 存在する場合は、ビアを考慮した配線を生成しなくては ならないため, 既存のアルゴリズムをそのまま適用する ことは難しい.

本稿ではフィンガーが存在する配線層とボールが存在 する配線層,計2層の配線層を持つパッケージに対し,配 線長,配線混雑度を考慮しながら概略経路を自動生成す る手法を提案する.本手法はフィンガーがボール配置領 域の内部に配置されており,めっき引き出し線を必要とす る BGA パッケージを対象とする.チップ設計,ボード設 計は並列に行われることを考慮し,ボールとフィンガー の位置座標,接続すべきボールとフィンガー(ネットリス ト)が入力として与えられる.本稿ではビアの概略配置と して,ボール配置間隔と同じ間隔を持つ格子上にビアを 配置する.概略ビア位置が与えられたとき概略配線経路 が一意に定まる条件を提示し,その条件の下で配線長,配 線混雑度を考慮しながら初期概略ビア配置を繰り返し修 正することにより概略配線経路の生成を実現する.

提案アルゴリズムをプログラム実装し簡単なデータに 適用したところ,配線長が短く配線混雑度が均等化され た概略配線経路が得られた.

2 準備

2.1 問題の定式化

本稿では配線層として2層を使用する.そのうち第1 層にはフィンガーが,第2層にはボールが存在する.各 ネットに対し第1層のフィンガーからビアを介して第2 層のボールを接続する経路とめっき引き出し線を配線経 路とする.第2層に存在するボールはボール間隔に対し 大きいためボール間に多くの配線を引くことは困難であ ると想定し,めっき引き出し線は第1層で実現する.よっ て,本手法では第1層にはフィンガーからビアを経由し チップ外周までの経路を配線し,第2層にはビアからボー ルまでの経路を配線する.

BGAにおいてボールは一定間隔のアレイ上に存在する. ボールの間隔に対しボール,ビアが大きいため互いに隣 接する4つのボール間に配置可能なビア数は高々1つとす る.よってビアを配置することができる概略位置の集合 はボール間隔と同じ間隔をもつ格子上の点集合 N^v によ り表現することができる.図2にビア配置可能な概略位 置を表す格子(以降ビア配置格子と記述する)を示す.白 丸のようにボールが配置されているとき N^v は図の黒丸 となる.全てのネットに対する N^v 上の点へのビアの割 り当てを V と記述する.第2層での配線長を短くするた め,各ネットのビア配置位置は接続すべきボールに隣接 する4点とそれらの点に隣接する8点の計12点のいずれ かの位置に限定する.例えば,図2の"target ball" に対 するビア位置は点線で囲まれた領域内の12点のうちのい ずれかとする.

概略配線経路の生成は [1] や [2] のようにチップ領域を 適切に分割して個々に対し適用する.フィンガー位置は チップの大きさとパッケージ内でのチップ配置位置に依 存して決定されるが,本稿では図1のようにボール配置 領域の内部に存在すると想定して経路の生成を行う.よっ て,本稿で扱う問題の対象となるフィンガー,ボール,ビ ア配置格子の配置イメージは図3のようになる.

フィンガーに割り当てられているネットはその並びの



図 2: ビア配置格子



図 3: 経路生成対象となるフィンガー, ボール, ビア配置 格子

左から右に向かって n_0 , n_1 ,...とする. ネット n_i のビア の位置をビア配置格子上の座標 (x_i^V, y_i^V) と記述する. そ れぞれのネットの配線経路が x 軸に平行な任意の直線に 対しその直線と高々1 回交差するとき,その配線を**順行配** 線,また,そうでないとき**逆行配線**とよぶ. 順行配線可能 なビア割り当ての必要十分条件 (以降,順行配線条件と記 述する) は,ネット n_i , $n_j(i < j)$ に対し, $y_i^V = y_j^V$ なら ば $x_i^V < x_j^V$ が成り立つことである (monotonous routing, [1]). ビア割り当てが順行配線条件を満たしているとき, その割り当てをもとに順行配線からなる概略配線経路を 一意に決定することができる.本稿では入力として与えら れるボールの並びも順行配線条件を満たすデータを扱う.

以上より,パッケージ配線における概略配線経路生成 問題を以下のように定式化する.

パッケージ概略配線経路生成問題

入力:フィンガー,ボールの位置,ネットリスト (接続 すべきフィンガーとボールの対)

出力: N_v 上のビア割り当て V

制約:・ビア位置は接続すべきボールに近接する12点 ・ビア割り当てが順行配線条件を満たす

最適化目標: 配線長最小化, 配線混雑度均等化



2.2 配線経路生成

概略配線経路生成問題では概略ビア位置としてビア配置格子上のビア割り当て V を出力する. ビア位置が順行 配線条件を満たすとき,順行配線経路においてビア配置 格子の水平格子線を通過するネットの並びとフィンガー の並びは等しくなる.例として図4のようにボールとビ アが割り当てられている場合を考える.

図5は図4のビア配置格子上の直線 y = 3上に存在す るビアの並びである.直線 y = 3上には5つのビア v_2 , v_4 , v_{10} , v_{11} , v_{14} が割り当てられている.ビアの並びは 順行配線条件を満たしているので,図5のようにビア配 置格子の各水平格子線に対し全てのネットの通過位置を 決定できる.よってそれぞれのネットの概略配線経路は 各水平格子線上の通過位置を接続することにより生成さ れる.図4のビア割り当てに対し通過点をビア間で均等 に割りつけ生成した概略配線経路を図6に示す.概略配 線経路はラバーバンドスケッチ [5]に変換することができ るため,そのラバーバンドスケッチがデザインルールを 違反しなければ,実装可能な詳細配線経路に変換するこ とができる.よって,概略配線の時点でデザインルール を考慮し,配線混雑度を下げ配線長が短くなるようビア を割り当てる必要がある.

2.3 配線経路の評価

ビア割り当てが順行配線条件を満たしているとき順行 配線経路が存在することは明らかである.順行配線は経 路が逆行しないが,蛇行することに関する制約がないた め蛇行により配線長がのびてしまう可能性がある.また, あるビア間に配線が集中するとデザインルール上配線で きなくなる可能性がある.よって順行配線条件を満たし, かつ配線経路は短く配線混雑度は均等化されるように配 線経路を生成する必要がある.

ある配線経路が蛇行するとき,隣接する水平格子線間の経路は垂直格子線を通過する.図7は図6の $n_2 \ge n_8$ の経路を抜き出したものである. n_8 の配線経路は蛇行しており,配線長が増加している.この経路は直線 $y = 3 \ge 1000$



直線 y = 2の間で直線 x = 4と直線 x = 5を、直線 y = 2と直線 y = 1の間で直線 x = 5を通過している. 一方 n_2 の配線経路はほとんど蛇行しておらず、出力経路は垂直 格子線を一度も通過しない (図 7 では直線 y = 1と直線 y = 0の間の経路が直線 x = 2を通過しているが実際は 直線 y = 1における通過点から y = 0に垂直に配線経路 をひくことができるので垂直格子線を通過しない). 以上 の事実から垂直格子線を通過するネットの本数が増加す ると配線経路が蛇行し配線長が増加することは明らかで ある. 本稿ではビア配置格子上のビア割り当て V が与え られたときの配線長を評価する関数として、ビア配置格 子の座標 (x, y)の上部を通過するネット数 $cut^V_a(x, y)$ 、下 部を通過するネット数 $cut^V_a(x, y)$ を以下の式により定義 する.

• (x, y) にビア v_i が存在する場合 $cut_u^V(x, y) =$ $\begin{cases} |i - u| - 1 \\ (垂直格子線上でビア <math>v_i$ の上にビア v_u が隣接) 0 (垂直格子線上でビア v_i の上にビアがない)

 $cut_{d}^{V}(x,y) =$ $\begin{cases}
|i - d| - 1 \\
(垂直格子線上でビア <math>v_{i}$ の下にビア v_{d} が隣接)
0
(垂直格子線上でビア v_{i} の下にビアがない)

• (x, y) にビア v_i が存在しない場合 $cut_u^V(x, y) = cut_d^V(x, y) = 0$

また,ビア割り当て V が与えられたときの配線混雑度 を 2 つのビア間の配線間隔の逆数と定義する.図 5 の場 合 v_2 の右を n_0 , n_1 が通過し n_2 の右側領域の長さが 2 で あるので,ネットを領域に対し均等に割り付けるように 配線すると配線間隔は 2/3 となるので n_2 の左側の配線 混雑度は 1.5 となる.同様に $n_2 \ge n_4$, $n_4 \ge n_{10}$, $n_{10} \ge$ n_{11} , $n_{11} \ge n_{14}$, $n_{14} \ge t_{33}$ の間の配線混雑度はそれぞれ 2, 6, 1, 3, 1 となる.ビア配置格子の水平格子線を通過



するネットの数は常にネット数となるが,配線混雑度が局 所的に大きくなっているとデザインルール上配線できな い場合が存在する.よって各水平格子線上で配線混雑度 が均等化されている必要がある.本稿ではビア配置格子 の座標 (x,y)の左側の配線混雑度 $density_l^V(x,y)$,右側の 配線混雑度 $density_r^V(x,y)$ を以下の式を用いて計算する.

•
$$(x, y)$$
 にビア v_i が存在する場合
 $density_i^V(x, y) =$

 $\frac{\frac{t-1}{x_{1}^{v}-x_{1}^{v}}}{(水平格子線上でビア <math>v_{i}$ の左にビア v_{l} が隣接) $\frac{i+1}{x_{1}^{v}}$

(水平格子線上でビア v_iの左にビアがない)

(x,y) にビア v_i が存在しない場合

 $density_l^V(x,y) = density_r^V(x,y) = 0$

ただし、#netsをネット数、 x_{max} をビア配置格子のxの最大値とする. さらにビア配置格子の座標 (x, y)における配線混雑度の偏りの指標として、左右の配線混雑度の差 $F^V(x, y)$ を以下の式で定義する.

$$F^{V}(x,y) = |density_{l}^{V}(x,y) - density_{r}^{V}(x,y)|$$

以上の2つの評価をもとに,配線経路全体の配線コストはビア配置格子上の点集合 N^v に対して以下のように 定義する.

$$cost(V) = \sum_{\forall (x,y) \in N^v} (\alpha F^V(x,y) + \beta cut_u^V(x,y))$$

α, βは任意の係数とする. 配線コストは小さいほど配 線長が短く, 配線混雑度が均等化されている.



3 ビア割り当てアルゴリズム

3.1 ビア割り当て修正

前節の配線コスト評価関数を考慮し,局所的な配線コスト評価関数として,ビア配置格子の座標 (x,y) におけるコストを以下の式により定義する.

$$cost^{V}(x,y) = \alpha F^{V}(x,y) + \beta cut_{u}^{V}(x,y)$$
(1)

本稿で提案するビア割り当てアルゴリズムは初期ビア配置を与え、配線長、配線混雑度に関するコストが減少するようにビアを逐次移動させる. ビアの逐次移動の始点として、その座標の下を通過するネット数も考慮し、 $cost^V(x,y) + \beta cut_d^V(x,y)$ が最も大きいビアを選択する. ビアの逐次移動はビアのない点まで繰り返される. この一連の操作を1回のビア割り当て修正とする.

ビア割り当て修正においてはコストの減少量が最も大 きくなるようにビアの移動系列を選択する必要がある.本 手法ではビア移動前後でのコストの変化量(移動後のコス ト – 移動前のコスト)を枝重みとしたコストグラフを作 成し,そのコストグラフ上で最短パスを求めることによっ てコストの減少が最も大きい系列を求める.コストが減 少するようなビアの逐次移動系列がなくなるまでこの逐 次移動操作を繰り返す.

3.2 ビア移動による配線コストの変化

図9を用いてビアが移動したときの配線コストの変化 量について考察する.ビア配置格子座標に対するコスト は(1)式により求められる.この式を用いてビアのコスト を計算するには、計算対象となるビアとそのビアの上下 左右に存在するビアの情報が必要となる.

例えば,図 9(a)の隣接する 3 つのビア v_i , v_j , v_k がそ れぞれ矢印の方向へ逐次移動し,図 9(b)のようなビア配 置が得られたとする.このとき図 9(a)で v_k が存在してい た格子点の座標 (x_k,y_k)におけるコスト変化量を調べる.



まず,移動前のコスト計算には v_k, v_u, v_l, v_d, v_j,移動 後のコスト計算には v_j, v_k, v_l, v_d, v_i のビア情報が必 要である.よって移動前後でのコストの変化量を計算す るには与えられた座標の上下左右にあるビア,及び移動す る3つのビアの系列 v_i, v_j, v_kの情報が分かれば十分で ある.これらの情報は局所的なビアの逐次移動情報であ る.ただし、コストの計算に使用したビアがビアの逐次 移動により別のビアに置き換わってしまうとコスト変化 量が正しく計算できないので、ビアの逐次移動方向は x, y 方向それぞれにつき1方向のみとする.

図 10 に図 8 に示す逐次移動の移動前後でのビア配置 を示す. このビア逐次移動におけるコスト変化量の計算 対象となるビア格子座標は (4,3) であり, density_l(4,3), density_r(4,3), cut^V_u(4,3)が変化している¹. このとき, ビ ア配置座標 (4,3) に関するコストだけでなく $F^V(3,3)$ と $F^V(5,3)$ も変化する. よって, ビア配置格子座標 (4,3) に おけるコスト変化量 $\Delta cost^V(4,3)$ は $F^V(3,3)$ と $F^V(5,3)$ の変化量も考慮し,以下の式で計算される.

$$\begin{aligned} \Delta cost^{V}(4,3) &= \Delta cut^{V}_{u}(4,3) + \Delta F^{V}(4,3) + \\ \Delta F^{V}(3,3) + \Delta F^{V}(5,3) \\ &= -1 \end{aligned}$$

コスト変化量の計算対象となる座標以外でコストが変 化するビアの座標は逐次移動する3つのビアの相対位置 によって異なる。全ての場合について図10の例と同様に コストが変化するビアを特定しその変化量が求められる が、本稿では省略する。

3.3 コストグラフの構築

本手法ではビアの移動とその移動による配線コストの 変化量を反映したグラフ (コストグラフ) を作成し,その グラフを用いて配線コストが減少するビアの系列を探索 する.ビア移動による配線コストの変化量は移動する3つ のビア系列と移動するビアの上下左右に存在するビアの 情報を用いて計算できることを考慮し,本手法で用いる コストグラフの点は隣接する3つのビア格子座標の系列, ソースSとし,枝はこれらの点を接続する有向枝とする.



ビア配置格子の座標 (x_i, y_i) に存在するビアが (x_k, y_k) に移動可能な条件をまとめると以下の通りとなる.

- ビアの移動先が接続すべきボールに近接する12点のいずれかである
- ビアの移動後も順行配線条件を満たす
- ビアの移動後もビアの移動方向が x, y 方向それぞれについて1方向である

これらの条件を考慮し、コストグラフを以下の手順で生成 する.まず始点となるビアを決定しその座標を (x_i, y_i) とす る.次にそのビアの移動方向を決定する.本手法ではその ビアの右と左の配線混雑度のうち小さい方を移動方向とす る. (x_i, y_i) と隣接し移動方向にある座標を (x_j, y_j) とする. (x_j, y_j) 上のビアが (x_k, y_k) へ移動可能であるとき、コスト グラフの点 { $(x_i, y_i), (x_j, y_j), (x_k, y_k)$ }を作成し、Sから その点へ有向枝を張る.以降、生成されたコストグラフの 点 { $(x_i, y_i), (x_j, y_j), (x_k, y_k)$ } に対し、 $(x_k, y_k), (x_c, y_c)$ } をコストグラフの点として作成し、これらの点の間に有向 枝を張る.点と枝の生成操作はその点に格納されている 3つめのビア座標にビアが存在しなくなるまで繰り返す. 枝 $e = (v_s, v_e)$ の枝重み w(e)は以下の式で定義される.

$$\begin{cases} \Delta cost(x_i^v, y_i^v) + \Delta cost(x_i^v, y_j^v)(v_s = S) \\ \Delta cost(x_k^v, y_k^v) + \Delta cost(x_c^v, y_c^v) \\ ((x_c^v, y_c^v) にじアがない) \\ \Delta cost(x_k^v, y_k^v) \quad (それ以外) \end{cases}$$

ただし $v_s \neq S$ のとき $v_s = \{(x_i^v, y_i^v), (x_j^v, y_j^v), (x_k^v, y_k^v)\},$ $v_e \neq T$ のとき $v_e = \{(x_j^v, y_j^v), (x_k^v, y_k^v), (x_v^v, y_c^v)\}$ とする. 以上の手順で得られたコストグラフの一部を図11に示す. ここで得られたコストグラフの最短パスに基づいてビア を移動させるとき,その最短パス長がビア移動前後の配 線コスト変化量となる.

3.4 ビア割り当てアルゴリズム

作成したコストグラフの枝重みとして隣接する3つの ビアの系列が移動したときのコスト変化量を採用してい

 $[\]frac{1}{1}$ cut^V₂(4,3) も変化するが、この変化量は v_6 の座標 (4,2) における コスト変化量の計算に使われるため、(4,3) のコスト変化量として考慮 しない



図 12: ビア配置最適化後の配線経路

る.よって、このグラフ上で最短パスを探索することに よりコストの減少量が最も大きくなるようなビアの逐次 移動系列を決定することができる.本手法はまず図4の ように全てのネットに初期ビア割り当てを与える.続い て、コストグラフを作成し、最短パスを求め、その結果 をもとにビアを逐次移動させる.コストが減少するビア の逐次移動系列がなくなるまでこれらの操作を繰り返す. 具体的なビア割り当てアルゴリズムを以下に記述する.

ビフ虹は坐てフルゴロブル
Step 1: 全てのネットに対しボール位置の右上に存在す るビア配置格子座標にビアを配置する
Step 2: コストの大きい順にビアをソート
Step 3: $i = 1$
Step 4: <i>i</i> 番目のビアを選択
Step 5: 選択されたビアを逐次移動の始点としコスト グラフを作成
Step 6: コストグラフ上で最短パスを探索
Step 7: 最短パス長が0未満なら最短パスにしたがって ビアを逐次移動, Step 2へ
Step 8: $i = i + 1$
Step 9: $i < #net$ $\&big$ Step $4 \land$

4 実験

本手法をプログラム実装し、サンプルデータに適用した.評価関数における係数は $\alpha = \beta = 1$ として計算した. 表1に実験結果を示す.表の cut, dens, #moves はそれ ぞれ $\sum_{(x,y)\in N_v} cut_u^V(x,y)$, $\sum_{(x,y)\in N_v} \Delta F(x,y)$, ビア割 り当て修正回数を指す.実験結果から分かるように,提 案アルゴリズムにより隣接ビア間を通過するネット数を 減少させ,配線混雑度を均等化させる概略ビア割り当て を出力していることが分かる.図6のデータ(表1のデー タ"1")に対し本手法を用いてビア割り当てを行った結果 を図12に示す.

1. 天秋和木								
		初期配置		出力配置			time	
	#nets	cut	dens	cut	dens	#moves	(s)	
1	15	9	38.0	2	14.9	8	0.06	
2	25	12	36.4	4	26.3	14	0.09	
3	79	39	96.6	20	53.3	31	0.47	

5 おわりに

本稿では BGA を用いた 2 層パッケージ配線の概略経 路自動生成手法を提案した.本手法はボール位置を基に ビア配置格子を作成し,順行配線条件を満たすよう格子 上にビアを割り当てることにより,概略経路自動生成を 実現する.初期ビア配置をまず決定し,配線経路の配線 長が小さく配線混雑度が均等化するようなビアの逐次移 動を繰り返し,配線長,配線経路が改善しなくなったとこ ろでビア割り当てを出力する.本手法を簡単な実験デー タに適用したところ,初期ビア配置に比べ,概略配線経 路の配線長,配線混雑度が小さくなった.

本稿ではビア,ボールとも順行配線条件を満たしてい ることを制約としていた.ボールが順行配線条件を満た さない場合,順行配線条件を満たすビアの初期配置を生 成すること自体が困難である.提案アルゴリズムでは第 2層の配線長を短くし配線を容易に実現できるようにす るためビアを配置可能な位置を制限していたが,ボール が順行配線条件を満たさない場合はビア配置位置を制限 することにより初期配置が得られないことが起こりうる. また,初期配置が生成できたとしても第2層の配線が複 雑になることが予測される.しかし本稿では第2層の配 線に対する配線可能性については議論していない.以上 より,本手法をボールが順行配線条件を満たしていない 場合に拡張し,さらに第2層の配線経路に対してもデザ インルールを考慮して生成できるようにすることが今後 の課題である.

参考文献

- M.-F. Yu and W. W.-M. Dai, "Single-layer fanout routing and routability analysis for ball grid arrays," In Proc. of Intl. Conf. Computer-Aided Design, pp.581–586, 1996.
- [2] 柴田修一,鵜飼薫,戸川望,佐藤政生,大附辰夫, "スケッチ レイアウトシステムにおける BGA パッケージ配線手法," 回路実装学会誌, Vol. 12, No. 4, pp.241-246, 1997.
- [3] C.-C. Tsai, C.-M. Wang, and S.-J Chen, "NEWS: A Net-Even-Wiring System for the Routing on a Multilayer PGA Package," *IEEE Trans. Computer-Aided Design of Integrated Circuits and Systems*, Vol.17, No. 2, pp.182–189, 1998.
- [4] S.-S. Chen, J.-J. Chen, Chia-Chun Tsai, and S.-J. Chen, "An Even Wiring Approach to the Ball Grid Array Package Routing," *In Proc. of Intl. Conf. Computer Design*, pp.303–306, 1999.
- [5] W. W.-M. Dai, R. Kong, J. Jue, and M. Sato, "Rubber band routing and dynamic data representation," *In Proc.* of Intl. Conf. Computer Design, pp.52–55, 1990.