Paper List 2006 (Atsushi Takahashi)

Last modified: 8 October 2026

Paper

  • Yoichi Tomioka, Atsushi Takahashi.
    Routing of Monotonic Parallel and Orthogonal Netlists for Single-Layer Ball Grid Array Packages.
    IEICE Trans. Fundamentals, Vol.E89-A, No.12, pp.3551-3559, December 2006.
  • Bakhtiar Affendi Rosdi, Atsushi Takahashi.
    Multi-clock Cycle Paths and Clock Scheduling for Reducing the Area of Pipelined Circuits.
    IEICE Trans. Fundamentals, Vol.E89-A, No.12, pp.3435-3442, December 2006.
  • Yukiko Kubo, Atsushi Takahashi.
    Global Routing by Iterative Improvements for Two-Layer Ball Grid Array Packages.
    IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), Vol.25, No.4, pp.725-733, April 2006.
  • Atsushi Takahashi.
    Practical Fast Clock-Schedule Design Algorithms.
    IEICE Trans. Fundamentals, Vol.E89-A, No.4, pp.1005-1011, April 2006.

International Conference

  • Bakhtiar Affendi Rosdi, Atsushi Takahashi.
    Replacement of Register with Delay Element for Reducing the Area of Pipelined Circuits.
    Proc. the 2006 IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS 2006), pp.802-805, December 4-7, 2006.
  • Yukihide Kohira, Chikaaki Kodama, Kunihiro Fujiyoshi, Atsushi Takahashi.
    Evaluation of 3D-Packing Representations for Scheduling of Dynamically Reconfigurable Systems.
    Proc. the 2006 IEEE International Symposium on Circuits and Systems (ISCAS 2006), pp.4487-4490, May 21-24, 2006.
  • Yukihide Kohira, Atsushi Takahashi.
    Optimal Register Merging Method after Register Relocation in Semi-Synchronous Framework.
    Proc. the 13th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2006), pp.134-140, April 3-4, 2006.
  • Masato Inagi, Atsushi Takahashi.
    Network-Flow Based Delay-Aware Partitioning Algorithm.
    Proc. the 13th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2006), pp.417-422, April 3-4, 2006.
  • Bakhtiar Affendi Rosdi, Atsushi Takahashi.
    Low Area Pipelined Circuits by Multi-clock Cycle Path and Clock Scheduling.
    Proc. Asia and South Pacific Design Automation Conference 2006 (ASP-DAC 2006), pp.260-265, January 25, 2006.
  • Yoichi Tomioka, Atsushi Takahashi.
    Monotonic Parallel and Orthogonal Routing for Single-Layer Ball Grid Array Packages.
    Proc. Asia and South Pacific Design Automation Conference 2006 (ASP-DAC 2006), pp. 642-647, January 26, 2006.

Domestic Conference (including Japanese)

  • 富岡洋一，高橋篤司．
    BGAパッケージにおける配線混雑度を考慮した順行配線経路の自動生成手法．
    DAシンポジウム2006論文集, 情報処理学会シンポジウムシリーズ, Vol.2006, No.7, pp.19-24, 2006年7月12日.
    受賞: DAシンポジウム2006優秀発表学生賞
  • 小平行秀，高橋篤司．
    レジスタの再配置による準同期式回路のクロック周期最小化手法．
    第19回 回路とシステム軽井沢ワークショップ論文集, pp.259-264, 2006年4月24日.
    ( pdf 336KB )
  • Yukihide Kohira, Atsushi Takahashi.
    Optimal Register Merging Method after Register Relocation in Semi-Synchronous Framework.
    電子情報通信学会 総合大会 講演論文集 (A-3-4), Vol.A, p.68, 2006年3月24日.

Technical Report (including Japanese)

  • Yoichi Tomioka, Atsushi Takahashi.
    Routability Driven Via Assignment and Routing for 2-Layer Ball Grid Array Packages.
    電子情報通信学会技術研究報告 (VLD2006-76), Vol.106, No.389, pp.25-30, 2006年11月30日.
    (情報処理学会研究報告 (2006-SLDM-127), Vol.2006, No.126, pp.157-162, 2006.) (電子図書館) (国立情報学研究所CiNii, pdf)
    受賞: 第127回SLDM研究会優秀発表学生賞
  • 高橋洋介，高橋篤司．
    クロックスケジューリングを用いた消費電力波形平滑化によるＬＳＩのピーク電力削減手法．
    電子情報通信学会技術研究報告 (VLD2006-69), Vol.106, No.388, pp.27-32, 2006年11月29日.
    (情報処理学会研究報告 (2006-SLDM-127), Vol.2006, No.126, pp.115-120, 2006.) (電子図書館) (国立情報学研究所CiNii, pdf)
  • Yukihide Kohira, Atsushi Takahashi.
    A Fast Register Relocation Method for Circuit Size Reduction in Generalized-Synchronous Framework.
    電子情報通信学会技術研究報告 (VLD2006-70), Vol.106, No.388, pp.33-38, 2006年11月29日.
    (情報処理学会研究報告 (2006-SLDM-127), Vol.2006, No.126, pp.121-126, 2006.) (電子図書館) (国立情報学研究所CiNii, pdf)
    受賞: 平成19年度 情報処理学会CS領域奨励賞
    受賞: 第127回SLDM研究会優秀発表学生賞
  • 高橋篤司．
    ［招待講演］大域クロックを用いた一般同期回路　〜 設計方法論，それらを支えるツール群，今後の展望 〜
    情報処理学会研究報告 (2006-SLDM-126), Vol.2006, No.111, pp.159-164, 2006年10月27日.
    (電子図書館) (国立情報学研究所CiNii, pdf)
  • 高橋洋介，高橋篤司．
    クロックスケジューリングを用いたLSIのピーク電力削減手法．
    電子情報通信学会技術研究報告 (VLD2006-35), Vol.106, No.254, pp.7-12, 2006年9月25日.
  • 石田勉，小平行秀，高橋篤司．
    負閉路探索手法の性能評価．
    情報処理学会研究報告 (2006-AL-107), Vol.2006, No.71, pp.45-50, 2006年7月3日.
    (電子図書館) (国立情報学研究所CiNii, pdf)
  • 井口雅之，高橋篤司．
    遅延変動を考慮したクロック木の構築手法．
    情報処理学会研究報告 (2006-SLDM-124), Vol.2006, No.28, pp.55-60, 2006年3月16日.
    (電子図書館) (国立情報学研究所CiNii, pdf)
  • 砂走裕一，小平行秀，高橋篤司．
    クラスタ分割を用いたスケジューリング法の効率化．
    電子情報通信学会技術研究報告 (VLD2005-113), Vol.105, No.644, pp.31-36, 2006年3月9日.
  • 野村義孝，高橋篤司．
    BGAパッケージにおける最大密度を低減する順行配線修正法の提案．
    電子情報通信学会技術研究報告 (VLD2005-95), Vol.105, No.513, pp.43-48, 2006年1月17日.
    (情報処理学会研究報告 (2006-SLDM-123), Vol.2006, No.4, pp.43-48, 2006.) (電子図書館) (国立情報学研究所CiNii, pdf)

Article

  • 高橋篤司．
    同期式回路の革新的設計方法論の確立．
    東工大クロニクル, No.411, pp.6-8, 2006年6月.

To Top of Page