Paper List 1997 (Atsushi Takahashi)

Paper

• Hideki Mitsubayashi, Atsushi Takahashi, Yoji Kajitani.
  Cost-Radius Balanced Spanning/Steiner Trees.
  IEICE Trans. Fundamentals, Vol. E80-A, No. 4, pp. 689-694, April 1997.
  ( pdf 429KB )

International Conference

• Atsushi Takahashi, Wataru Takahashi, Yoji Kajitani.
  Clock-Routing Driven Layout Methodology for Semi-Synchronous Circuit Design.
  Proc. 1997 IEEE/ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), pp. 63-66, December 1997.
• Atsushi Takahashi, Kazunori Inoue, Yoji Kajitani.
  Clock-Tree Routing Realizing a Clock-Schedule for Semi-Synchronous Circuits.
  Proc. IEEE/ACM International Conference on Computer Aided Design '97 (ICCAD), pp. 260-265, November 1997.
• Atsushi Takahashi, Yoji Kajitani.
  Performance and Reliability Driven Clock Scheduling of Sequential Logic Circuits.
  Proc. Asia and South Pacific Design Automation Conference '97 (ASP-DAC), pp. 37-42, January 1997.

Domestic Conference (including Japanese)

• 泉知論，高橋篤司，梶谷洋司．
  一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム．
  電子情報通信学会 基礎・境界ソサイエティ大会講演論文集， A-3-1, p. 53, 1997.
• 高橋篤司，井上一紀，森下和明，梶谷洋司．
  準同期式回路のためのクロック配線および遅延挿入手法．
  電子情報通信学会 基礎・境界ソサイエティ大会講演論文集， A-3-14, p. 66, 1997.
• 高島康裕，高橋篤司，梶谷洋司．
  総隣接並走距離最小化問題．
  第10回回路とシステム軽井沢ワークショップ論文集， pp. 421-426, 1997.

Technical Report (including Japanese)

• 高橋渡，高橋篤司，梶谷洋司．
  準同期式におけるクロック配線駆動配置手法．
  情報処理学会研究報告，Vol. 97, No. 103 (97-DA-85), pp. 31-36, 1997年10月28日．
  (電子図書館) (国立情報学研究所CiNii, pdf)
• 三林秀樹，高橋篤司，梶谷洋司．
  線長の総和と最大に関する均衡平面スタイナー木．
  情報処理学会研究報告，Vol. 97, No. 103 (97-DA-85), pp. 37-44, 1997年10月28日．
  (電子図書館) (国立情報学研究所CiNii, pdf)
• 泉知論，高橋篤司，梶谷洋司．
  一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム．
  電子情報通信学会技術研究報告 (CAS97-41,VLD97-41,DSP97-56), Vol. 97, No. 137, pp. 183-190, 1997年6月27日.
• 浅中和典，中武繁寿，高橋篤司，梶谷洋司．
  相似拡大モデルに基づき配線領域を確保したモジュール配置手法の提案．
  電子情報通信学会技術研究報告 (VLD96-102)，Vol. 96, No. 556, pp. 47-54, 1997年3月7日.
• 古屋正浩，中武繁寿，高橋篤司，梶谷洋司．
  座標固定モジュールを扱うＢＳＧ構造におけるモジュール配置手法の考案．
  電子情報通信学会技術研究報告 (VLD96-103)，Vol. 96, No. 556, pp. 55-62, 1997年3月7日.
• 森下和明，高橋篤司，梶谷洋司．
  準同期式回路における遅延最適化によるクロック高速化．
  情報処理学会研究報告，Vol. 97, No. 17 (97-DA-83), pp. 73-80, 1997年2月14日.
  (電子図書館) (国立情報学研究所CiNii, pdf)
• 井上一紀，高橋篤司，梶谷洋司．
  スキュー制御クロックネットワークの構成．
  情報処理学会研究報告，Vol. 97, No. 17 (97-DA-83), pp. 81-88, 1997年2月14日.
  (電子図書館) (国立情報学研究所CiNii, pdf)
• 佐々木将央，高橋篤司，梶谷洋司．
  密度推定に基づく全ネット同時配線手法:端点成長法．
  情報処理学会研究報告，Vol. 97, No. 17 (97-DA-83), pp. 89-96, 1997年2月14日.
  (電子図書館) (国立情報学研究所CiNii, pdf)

To Top of Page