Paper List 2008 (Atsushi Takahashi, Tokyo Tech)

Last modified: 5 December 2008

Yosuke Takahashi, Yukihide Kohira, Atsushi Takahashi.
A Fast Clock Scheduling for Peak Power Reduction in LSI.
IEICE Trans. Fundamentals, Vol.E91-A, No.12, pp.3803-3811, December 2008.
( IEICE Transactions Online )
Masato Inagi, Yasuhiro Takashima, Yuichi Nakamura, Atsushi Takahashi.
Optimal Time-Multiplexing in Inter-FPGA Connections for Accelerating Multi-FPGA Prototyping Systems.
IEICE Trans. Fundamentals, Vol.E91-A, No.12, pp.3539-3547, December 2008.
( IEICE Transactions Online )
Yukihide Kohira, Atsushi Takahashi.
A Fast Gate-Level Register Relocation Method for Circuit Size Reduction in General-Synchronous Framework.
IEICE Trans. Fundamentals, Vol.E91-A, No.10, pp.3030-3037, October 2008.
( IEICE Transactions Online )

Yukihide Kohira, Shuhei Tani, Atsushi Takahashi.
Minimization of Delay Insertion in Clock Period Improvement in General-Synchronous Framework.
Proc. the 2008 IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS 2008), pp.1680-1683, Macao, China, December 3, 2008.
( IEEE Xplore )
Yoichi Tomioka, Atsushi Takahashi.
A Semi-Monotonic Routing Method for Fanin Type Ball Grid Array Packages.
Proc. the 2008 IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS 2008), pp.1550-1553, Macao, China, December 3, 2008.
( IEEE Xplore )
Masato Inagi, Yasuhiro Takashima, Yuichi Nakamura, Atsushi Takahashi.
ILP-Based Optimization of Time-Multiplexed I/O Assignment for Multi-FPGA Systems
Proc. the 2008 IEEE International Symposium on Circuits and Systems (ISCAS 2008), pp.1800-1803, Seattle, USA, May 20, 2008.
( IEEE Xplore )
Yoichi Tomioka, Atsushi Takahashi.
Routability Driven Modification Method of Monotonic Via Assignment for 2-layer Ball Grid Array Packages.
Proc. Asia and South Pacific Design Automation Conference 2008 (ASP-DAC 2008), pp.238-243, Seoul, Korea, January 22, 2008.
( IEEE Xplore )

五木田駿，小平行秀，高橋篤司．
統計的静的遅延解析における回路の指定歩留まりを達成する最大値見積もり手法．
DAシンポジウム2008論文集, 情報処理学会シンポジウムシリーズ, Vol.2008, No.7, pp.193-198, 2008年8月27日.
小平行秀, 末廣傑, 高橋篤司.
障害物を含む領域における連結度を考慮した配線長見積もりを用いた最長配線手法．
第21回回路とシステム軽井沢ワークショップ論文集, pp.569-574, 2008年4月22日.
( T2R2 )
小平行秀, 谷修平, 高橋篤司.
遅延挿入量最小化のためのクロックスケジューリングと遅延挿入手法．
第21回回路とシステム軽井沢ワークショップ論文集, pp.629-634, 2008年4月22日.
( T2R2 )

小平行秀，高橋篤司．
CAFE router: 障害物を含む領域における連結度を考慮した複線配線手法．
電子情報通信学会技術研究報告 (VLD2008-72,DC2008-40), Vol.108, No.298, pp.73-78, 2008年11月17日.
(情報処理学会研究報告 (2008-SLDM-137), Vol.2008, No.111, pp.73-78, 2008.) (電子図書館) (国立情報学研究所CiNii, pdf)
倉田芳明，富岡洋一，小平行秀，高橋篤司．
最近傍ビア配置に基づく2層BGAパッケージ自動配線手法．
電子情報通信学会技術研究報告 (VLD2008-55), Vol.108, No.224, pp.49-54, 2008年9月30日.
佐藤直，富岡洋一，高橋篤司．
2層BGAパッケージにおけるメッキ引き出し線配線手法．
電子情報通信学会技術研究報告 (VLD2007-154,ICD2007-177), Vol.107, No.507, pp.61-66, 2008年3月6日.
末廣傑，小平行秀，高橋篤司．
障害物を含む領域における最大配線長見積りに関する考察．
電子情報通信学会技術研究報告 (CAS2007-97), Vol.107, No.476, pp.19-23, 2008年2月1日.
石田勉，小平行秀，高橋篤司．
最短パス木修正アルゴリズムの設計とその性能評価．
電子情報通信学会技術研究報告 (CAS2007-98), Vol.107, No.476, pp.25-30, 2008年2月1日.