|
|
Paper List 2001 (Atsushi Takahashi)
Last modified: 18 March 2002
Paper
-
Keiichi Kurokawa, Takuya Yasui, Masahiko Toyonaga, Atsushi Takahashi.
A Practical Clock Tree Synthesis for Semi-Synchronous Circuits.
IEICE Trans. Fundamentals, Vol.E84-A, No.11, pp.2705-2713, November 2001.
( pdf 1033KB )
-
Kengo R. Azegami, Atsushi Takahashi, Yoji Kajitani.
An Efficient Algorithm to Extract an Optimal Sub-Circuit by
the Minimum Cut.
IEICE Trans. Fundamentals, Vol.E84-A, No.5, pp.1301-1308, May 2001.
( pdf 520KB )
International Conference
-
Seiichiro Ishijima, Tetsuaki Utsumi, Tomohiro Oto, Atsushi Takahashi.
Semi-Synchronous Circuit Design Method by Clock Tree Modification.
Proc. the Workshop on Synthesis and System Integration of
Mixed Technologies (SASIMI 2001),
pp.382-386, October 2001.
-
Masashi Tsuboi, Chikaaki Kodama, Keishi Sakanushi, Kunihiro Fujiyoshi, Atsushi Takahashi.
Linear Time Decodable Rectangular Dissection to Represent Arbitrary Packing
Using Q-Sequence.
Proc. the Workshop on Synthesis and System Integration of
Mixed Technologies (SASIMI 2001),
pp.272-278, October 2001.
-
Makoto Saitoh, Masaaki Azuma, Atsushi Takahashi.
Clustering Based Fast Clock Scheduling for Light Clock-Tree.
Proc. Design Automation and Test in Europe Conference and Exhibition (DATE),
pp. 240-244, March 2001.
Domestic Conference (including Japanese)
-
松村秀敏,高橋篤司.
遅延変動を考慮した準同期回路の動作条件に関する一考察.
第14回 回路とシステム(軽井沢)ワークショップ論文集,
pp.101-106 , 軽井沢プリンスホテル, 2001年4月23日.
Technical Report (including Japanese)
-
松村秀敏,高橋篤司.
耐遅延変動クロックスケジュールの提案.
電子情報通信学会技術研究報告 (VLD2001-121), Vol.101, No.468,
pp.57-62, 2001年11月23日.
-
金麗妍,坂主圭史,高橋篤司,村田洋.
Q-sequenceによるフロアプランの全列挙アルゴリズムと外壁隣接要求問題.
電子情報通信学会技術研究報告 (VLD2001-102), Vol.101, No.467,
pp.79-84, 2001年11月22日.
-
内海哲章,石島誠一郎,大戸友博,高橋篤司.
MIPS互換準同期式プロセッサの試作.
第5回システムLSIワークショップ講演資料集及びポスタ資料集,
pp.299-302, 2001年11月.
-
高橋篤司
クロック同期回路,非クロック同期回路の高性能化に向けて.
情報処理学会研究報告 (2001-SLDM-102), Vol.2001, No.113, pp.19-22, 2001年11月20日.
(電子図書館)
(国立情報学研究所CiNii,
pdf)
-
野島隆志,坂主圭史,高橋篤司,梶谷洋司.
配線可能性を保証するSequence-Pairを用いた配置手法.
電子情報通信学会技術研究報告 (VLD2001-54), Vol.101, No.144,
pp.59-65, 北見工大, 2001年6月29日.
-
内海哲章,石島誠一郎,高橋篤司.
様々な準同期式回路合成法の比較
電子情報通信学会技術研究報告 (VLD2001-11), Vol.101, No.46,
pp.23-26, 長崎大, 2001年5月18日.
(情報処理学会研究報告 (2001-SLDM-101), Vol.2001, No.42, pp.73-76, 2001.)
(電子図書館)
(国立情報学研究所CiNii,
pdf)
-
宇多川勉,高橋篤司.
ピーク電力削減のためのクロックスケジュール手法.
電子情報通信学会技術研究報告 (VLD2000-143), Vol.100, No.646,
pp.55-60, 高知工科大, 2001年3月2日.
-
山崎博之,三上直人,高橋篤司,梶谷洋司.
モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案.
電子情報通信学会技術研究報告 (VLD2000-136), Vol.100, No.646,
pp.13-18, 高知工科大, 2001年3月2日.
-
石島誠一郎,高橋篤司.
同期回路設計環境を用いた準同期クロック木構成手法.
情報処理学会研究報告 (2000-SLDM-99), Vol.2001, No.2, pp.73-79, 2001年1月5日.
(電子図書館)
(国立情報学研究所CiNii,
pdf)
To Top of Page
|
|