Paper List 2005 (Atsushi Takahashi)

Last modified: 10 Jan. 2006

Paper

  • Yukiko Kubo, Atsushi Takahashi.
    A Via Assignment and Global Routing Method for 2-Layer Ball Grid Array Packages.
    IEICE Trans. Fundamentals, Vol.E88-A, No.5, pp.1283-1289, May 2005.
  • Yukihide Kohira, Atsushi Takahashi.
    Clock Period Minimization Method of Semi-Synchronous Circuits by Delay Insertion.
    IEICE Trans. Fundamentals, Vol.E88-A, No.4, pp.892-898, April 2005.

International Conference

  • Yukiko Kubo, Atsushi Takahashi.
    A Global Routing Method for 2-Layer Ball Grid Array Packages.
    Proc. ACM International Symposium on Physical Design (ISPD 2005), pp.36-43, April 3-6, 2005.

Domestic Conference (including Japanese)

  • 富岡洋一，高橋篤司．
    BGAパッケージにおける順行ピン割り当ての解析及び順行配線経路の自動生成．
    DAシンポジウム2005論文集, 情報処理学会シンポジウムシリーズ, Vol.2005, No.9, pp.237-242, 2005年8月26日.
  • 小平行秀，児玉親亮，藤吉邦洋，高橋篤司．
    計算資源割り当てスケジューリングのための直方体パッキング表現手法の検討．
    第18回 回路とシステム軽井沢ワークショップ論文集, pp.211-216, 2005年4月25日.
    ( pdf 325KB )
  • A. Takahashi.
    Practical Fast Clock Scheduling Design Algorithms.
    第18回 回路とシステム軽井沢ワークショップ論文集, pp.515-520, 2005年4月26日.
    ( pdf 216KB )

Technical Report (including Japanese)

  • Bakhtiar Affendi Rosdi，Atsushi Takahashi.
    An Algorithm to Calculate the Minimum Clock Period of a Semi-synchronous Circuit that Contains Multi-clock Cycle Path.
    電子情報通信学会技術研究報告 (VLD2005-8), Vol.105, No.58, pp.13-18, 2005年5月20日.
    (情報処理学会研究報告 (2005-SLDM-120), Vol.2005, No.43, pp.43-48, 2005.) (電子図書館) (国立情報学研究所CiNii, pdf)
  • 上林英悟，小平行秀，高橋篤司．
    準同期方式におけるリタイミングを用いた回路修正手法．
    電子情報通信学会技術研究報告 (VLD2004-146), Vol.104, No.709, pp.55-60, 2005年3月11日.

Book

  • 上野修一，高橋篤司．
    情報とアルゴリズム．
    森北出版, 2005．

To Top of Page