Paper List 1999 (Atsushi Takahashi, Tokyo Tech)

Last modified: 18 March 2002

Kazunori Inoue, Wataru Takahashi, Atsushi Takahashi, Yoji Kajitani.
Schedule-Clock-Tree Routing for Semi-Synchronous Circuits,
IEICE Trans. Fundamentals, Vol.E82-A, No.11, pp.2431-2439, Nov. 1999.
( pdf 816KB )
Tomoyuki Yoda, Atsushi Takahashi.
Clock Period Minimization of Semi-Synchronous Circuits by Gate-Level Delay Insertion.
IEICE Trans. Fundamentals, Vol.E82-A, No.11, pp.2383-2389, Nov. 1999.
( pdf 802KB )
高橋篤司, 村田洋．
3層L型チャネル配線アルゴリズム．
情報処理学会論文誌, Vol.40, No.4, pp.1618-1625, Apr. 1999.
( pdf 1045KB )

Kengo R. Azegami, Atsushi Takahashi, Yoji Kajitani.
Enumerating the min-cut edges with applications to graph partition under size constraints.
Proc. IEEE International Symposium on Circuits and Systems (ISCAS), Vol.VI, pp.174-177, Jun. 1999.
Tomoyuki Yoda, Atsushi Takahashi, Yoji Kajitani.
Clock period minimization of semi-synchronous circuits by gate-level delay insertion.
Proc. Asia and South Pacific Design Automation Conference '99 (ASP-DAC), pp.125-128, January 1999.

大戸友博, 高橋篤司, 梶谷洋司．
疑似気圧モデルに基づくＶＬＳＩフロアプランの局所修正．
情報処理学会研究報告 (99-SLDM-93), Vol.99, No.101, pp.127-134, ラフォーレ琵琶湖, 1999年11月27日.
(電子図書館) (国立情報学研究所CiNii, pdf)
宇多川勉, 高橋篤司．
３層L型チャネルの高密度配線手法．
電子情報通信学会技術研究報告 (VLD99-67), Vol.99, No.317, pp.23-29, 近畿大学, 1999年9月21日.
斉藤誠, 坂主圭史, 高橋篤司．
実効スキュー最小化のためのクロック木構成法．
電子情報通信学会技術研究報告 (VLD99-53), Vol.99, No.262, pp.9-14, 機械振興会館, 1999年8月27日.
東昌秋, 高橋篤司．
遅延変動を考慮したクロック木レイアウトの評価．
電子情報通信学会技術研究報告 (VLD99-52), Vol.99, No.262, pp.1-8, 機械振興会館, 1999年8月27日.
依田友幸, 佐々木哲雄, 高橋篤司．
準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング．
電子情報通信学会技術研究報告 (VLD99-36), Vol.99, No.108, pp.45-53, 1999年6月11日.