Top Image
Japanese Atsushi Takahashi
Top Image
home papers profile link
 
  Papers List  
  2015  
  2014  
  2013  
  2012  
  2011  
  2010  
  2009  
  2008  
  2007  
  2006  
  2005  
  2004  
  2003  
  2002  
  2001  
  2000  
  1999  
  1998  
  1997  
  1989-1996  





 

Paper List 2002 (Atsushi Takahashi)


Last modified: 23 February 2005

Paper

  • Makoto Saitoh, Masaaki Azuma, Atsushi Takahashi.
    A Clustering Based Fast Clock Schedule Algorithm for Light Clock-Trees.
    IEICE Trans. Fundamentals, Vol.E85-A, No.12, pp.2756-2763, December 2002.
    ( pdf 99KB )
  • Keiichi Kurokawa, Takuya Yasui, Yoichi Matsumura, Masahiko Toyonaga, Atsushi Takahashi.
    A High-Speed and Low-Power Clock Tree Synthesis by Dynamic Clock Scheduling.
    IEICE Trans. Fundamentals, Vol.E85-A, No.12, pp.2746-2755, December 2002.
    ( pdf 149KB )
  • Seiichiro Ishijima, Tetsuaki Utsumi, Tomohiro Oto, Atsushi Takahashi.
    A Semi-Synchronous Circuit Design Method by Clock Tree Modification.
    IEICE Trans. Fundamentals, Vol.E85-A, No.12, pp.2596-2602, December 2002.
    ( pdf 100KB )
  • 山崎 博之,三上 直人,高橋 篤司.
    モジュールの重なりを許さない力学的モデルによるモジュール配置手法.
    情報処理学会論文誌, Vol.43, No.5, pp.1304-1314, May 2002.
    ( pdf 457KB )
  • Kengo R. Azegami, Masato Inagi, Atsushi Takahashi, Yoji Kajitani.
    An Improvement of Network-Flow Based Multi-Way Circuit Partitioning Algorithm.
    IEICE Trans. Fundamentals, Vol.E85-A, No.3, pp.655-663, March 2002.
    ( pdf 631KB )

International Conference

  • Hidetoshi Matsumura, Atsushi Takahashi.
    Delay Variation Tolerant Clock Scheduling for Semi-synchronous Circuits.
    Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS 2002). Vol.1, pp.165-170, October 2002.

Domestic Conference (including Japanese)

  • 安井卓也,黒川圭一,豊永昌彦,高橋篤司.
    クロックタイミング余裕度を考慮した遅延修正による回路最適化手法.
    DAシンポジウム2002論文集, 情報処理学会シンポジウムシリーズ, Vol.2002, No.10, pp.259-264, 2002年7月24日.
  • 松村秀敏,高橋篤司.
    大域的および局所的遅延変動を考慮したクロックスケジュール手法.
    DAシンポジウム2002論文集, 情報処理学会シンポジウムシリーズ, Vol.2002, No.10, pp.143-148, 2002年7月23日.
  • 壷井雅史,坂主圭史,高橋篤司.
    Q-sequenceとSA法を用いて高品質な配置を高速に得るためのパラメータ設定に関する一考察.
    第15回 回路とシステム(軽井沢)ワークショップ論文集, pp.125-130, 2002年4月22日.
    ( pdf 88KB )

Technical Report (including Japanese)

  • 山崎創,高橋篤司.
    クロック木の配線長を考慮したクラスタ修正によるクロックスケジュール法.
    電子情報通信学会技術研究報告 (VLD2002-35), Vol.102, No.164, pp.119-124, 2002年6月27日.
  • 内田誠司,高橋篤司.
    Moveの制限によるシミュレイティッド・アニーリング法を用いたパッキングの高速化.
    電子情報通信学会技術研究報告 (VLD2002-31), Vol.102, No.164, pp.95-100, 2002年6月27日.
  • 稲木雅人,高橋篤司,畔上謙吾.
    回路遅延を考慮した最小カット法に基づく回路分割アルゴリズム.
    電子情報通信学会技術研究報告 (VLD2002-7), Vol.102, No.72, pp.37-42, 2002年5月23日.
    (情報処理学会研究報告 (2002-SLDM-106), Vol.2002, No.46, pp.37-43, 2002.) (電子図書館) (国立情報学研究所CiNii, pdf)

To Top of Page