Paper List 2012 (Atsushi Takahashi, Osaka Univ & Tokyo Tech)

Last modified: 22 October 2012

Yiqiang Sheng, Atsushi Takahashi.
A Simulated Annealing Based Approach to Integrated Circuit Layout Design.
Simulated Annealing - Single and Multiple Objective Problems.
InTech, pp. 239-260, October 2012.
(InTech)

Kenta Ando, Atsushi Takahashi.
Performance Evaluation of Various Configuration of Adder in Variable Latency Circuits with Error Detection/Correction Mechanism.
Proc. the 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), R4-26, pp.549-554, Beppu, Oita, Japan, March 9, 2012.
(SASIMI Official Archive)
Yiqiang Sheng, Atsushi Takahashi, Shuichi Ueno.
2-Stage Simulated Annealing with Crossover Operator for 3D-Packing Volume Minimization.
Proc. the 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), R2-16, pp.227-232, Beppu, Oita, Japan, March 8, 2012.
(SASIMI Official Archive)
Yukihide Kohira, Atsushi Takahashi.
An Any-Angle Routing Method using Quasi-Newton Method.
Proc. Asia and South Pacific Design Automation Conference 2012 (ASP-DAC 2012), pp.145-150, Sydney, Australia, January 31, 2012.
( IEEE Xplore )

高橋篤司．
遅延ばらつき適応回路：遅延ばらつき状況下の高性能回路．
第25回回路とシステムワークショップ論文集, pp.184-189, 2012年7月30日.
( T2R2 )
小平行秀，高橋篤司．
一般同期方式における最適2クラスタ分割手法．
第25回回路とシステムワークショップ論文集, pp.178-183, 2012年7月30日.
( T2R2 )
篠田享佑，小平行秀，高橋篤司．
単層プリント基板のための各ネットの配線長達成性を考慮した等長配線手法．
電子情報通信学会総合大会講演論文集 (A-3-3), Vol.A, p.87, 2012年3月21日.
( T2R2 )

秋田大，安藤健太，高橋篤司．
動的遅延分布の高速な見積もり手法．
電子情報通信学会技術研究報告 (VLD2012-55), Vol.112, No.245, pp.83-88, 2012年10月19日.
(情報処理学会研究報告, Vol.2012-SLDM-157, No.16, pp.1-6, 2012.) (電子図書館)
右近祐太，安藤健太，高橋篤司．
FPGA上に実現した可変レイテンシ回路の性能評価．
電子情報通信学会技術研究報告 (VLD2011-141), Vol.111, No.450, pp.127-132, 2012年3月7日.