Paper List 2007 (Atsushi Takahashi)

Last modified: 8 October 2026

Paper

Bakhtiar Affendi Rosdi, Atsushi Takahashi.
Low Area Pipelined Circuits by the Replacement of Registers with Delay Elements.
IEICE Trans. Fundamentals, Vol.E90-A, No.12, pp.2736-2742, December 2007.
( IEICE Transactions Online )
Yukihide Kohira, Atsushi Takahashi.
Gate-Level Register Relocation in Generalized Synchronous Framework for Clock Period Minimization.
IEICE Trans. Fundamentals, Vol.E90-A, No.4, pp.800-807, April 2007.
( IEICE Transactions Online )

Yoichi Tomioka, Atsushi Takahashi.
Fast Monotonic Via Assignment Excluding Mold Gates for 2-Layer Ball Grid Array Packages.
Proc. the 14th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2007), pp.192-197, October 15-16, 2007.
( pdf 338KB )
Yukihide Kohira, Atsushi Takahashi.
A Fast Register Relocation Method for Circuit Size Reduction in Generalized-Synchronous Framework.
Proc. the 2007 IEEE International Symposium on Circuits and Systems (ISCAS 2007), pp.1795-1798, May 29, 2007.
( IEEE Xplore )
Yosuke Takahashi, Yukihide Kohira, Atsushi Takahashi.
A Fast Clock Scheduling for Peak Power Reduction in LSI.
Proc. ACM Great Lakes Symposium on VLSI (GLSVLSI 2007), pp.582-587, March 13, 2007.
(ACM Digital Library)

富岡洋一，高橋篤司．
2層BGAパッケージにおける準順行ビア割り当て手法．
DAシンポジウム2007論文集, 情報処理学会シンポジウムシリーズ, Vol.2007, No.7, pp.145-150, 2007年8月29日.
小平行秀，高橋篤司．
一般同期方式向けレジスタ再配置手法の性能評価．
DAシンポジウム2007論文集, 情報処理学会シンポジウムシリーズ, Vol.2007, No.7, pp.193-198, 2007年8月30日.
橋本浩良，小平行秀，高橋篤司．
CADツールを用いた一般同期向けクロック木合成法の改良．
DAシンポジウム2007論文集, 情報処理学会シンポジウムシリーズ, Vol.2007, No.7, pp.199-204, 2007年8月30日.
Bakhtiar Affendi Rosdi, Atsushi Takahashi.
Delay Balancing by Min-Cut Algorithm for Reducing the Area of Pipelined Circuits.
第20回回路とシステム軽井沢ワークショップ論文集, pp.643-648, 2007年4月24日.
( T2R2 )

古屋宏基，小平行秀，高橋篤司．
統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法．
情報処理学会研究報告 (2007-SLDM-130), Vol.2007, No.39, pp.75-79, 2007年5月11日.
(電子図書館) (国立情報学研究所CiNii, pdf)
受賞: 第130回SLDM研究会優秀発表学生賞
原田陽介，橋本浩良，小平行秀，高橋篤司．
CADツールを用いた一般同期向けクロック木の一合成法．
電子情報通信学会技術研究報告 (VLD2006-127), Vol.106, No.548, pp.49-53, 2007年3月8日.

Yousuke HARADA.
An Effort toward Design Automation of General Synchronous Circuit.
Poster Presentation, Student Forum at ASP-DAC 2007, Jan. 25, 2007.